Эра плоских транзисторов заканчивается: IBM, Intel и TSMC поспорили о будущем чипов

Однако по мере приближения технологии к коммерческому внедрению крупнейшие игроки отрасли начинают расходиться во взглядах на то, как именно должны выглядеть такие устройства.

Современные процессоры уже используют архитектуру нанолистовых транзисторов GAAFET, где ток проходит через несколько сверхтонких кремниевых пластин, окружённых затвором со всех сторон. Именно эта конструкция станет фундаментом для CFET, но вместо размещения p-канальных и n-канальных транзисторов рядом друг с другом их предполагается устанавливать вертикальными «стопками».

Такой подход позволяет значительно увеличить плотность размещения элементов без дальнейшего уменьшения размеров самих транзисторов. Производители рассчитывают, что новая архитектура позволит практически удвоить количество устройств на единицу площади кремния.

Большинство отрасли, включая Intel, Samsung Electronics и TSMC, делает ставку на так называемый монолитный подход. В этом случае верхний и нижний транзисторы формируются одновременно в единой структуре и располагаются строго друг над другом.

Однако IBM предлагает альтернативную концепцию под названием Nanostack. Вместо одновременного создания обоих элементов компания предлагает сначала полностью изготовить нижний транзистор, а затем построить над ним следующий слой. Более того, верхний и нижний транзисторы располагаются не строго вертикально, а со смещением относительно друг друга.

На первый взгляд такой подход кажется менее эффективным с точки зрения плотности размещения, однако инженеры IBM утверждают обратное. Смещение облегчает организацию электрических соединений между транзисторами и слоями металлизации, которые становятся одной из главных проблем трёхмерных схем.

В классическом CFET инженерам приходится буквально протискивать линии питания и сигнальные соединения между плотно расположенными структурами. Смещение транзисторов позволяет организовать более прямые соединения и уменьшить площадь логических блоков памяти примерно на 40%.

IBM оценивает преимущества своей архитектуры весьма оптимистично: до 50% прироста производительности, 70% повышения энергоэффективности и значительное сокращение площади по сравнению с современными 2-нм технологиями.

Однако последовательный подход сталкивается с серьёзной проблемой — температурой производства. Формирование верхних транзисторов требует нагрева структуры до температур свыше 900 °C, и нижние транзисторы должны выдержать этот процесс без деградации характеристик. Именно решение этой задачи IBM представила на недавнем симпозиуме IEEE по технологиям сверхбольших интегральных схем.

В свою очередь конкуренты пытаются совершенствовать монолитную схему. Например, Intel экспериментирует с различной ориентацией кристаллической решётки кремния для верхнего и нижнего транзисторов, поскольку разные направления обеспечивают лучшие характеристики для p- и n-канальных устройств. Для этого компания выращивает структуры на отдельных пластинах, а затем объединяет их в единый кристалл.

TSMC работает над созданием транзисторов с несколькими вариантами порогового напряжения внутри одного CFET, что позволит выпускать как сверхэкономичные мобильные чипы, так и высокочастотные серверные процессоры на одной технологической платформе.

Samsung, в свою очередь, экспериментирует с более сложной внутренней структурой нанолистов и альтернативными схемами электрической изоляции между верхним и нижним транзисторами.

Фактически отрасль сейчас находится в ситуации, напоминающей начало эпохи FinFET десять лет назад: все участники согласны относительно общего направления развития, но ещё не определились с тем, какая реализация окажется оптимальной.

Первые коммерческие CFET-процессы ожидаются примерно в начале 2030-х годов. Если технология оправдает ожидания, она может стать основой для ещё одного десятилетия действия закона Мура и продлить развитие кремниевой электроники далеко за пределы тех масштабов, которые ещё недавно считались физически невозможными.