SK hynix сообщила о разработке технологии, которая позволяет создать работоспособную 5-битную PLC (Penta-Level Cell) NAND-память

Производители уже освоили выпуск четырёхбитной (QLC) памяти, хранящей 4 бита (16 состояний) в ячейке. Следующий шаг — PLC с 5 битами (32 состояния) — теоретически обещает увеличение плотности данных на 25% без увеличения площади кристалла. Однако сложность надёжного различения 32 уровней заряда до сих пор была непреодолимым барьером. Подход SK hynix предлагает обойти это ограничение.

Предложенная архитектура, названная Multi-Site Cell, является тем самым обходным манёвром. Вместо работы с одной сложной ячейкой она разделяет её на две независимые половинки с отдельными управляющими и адресными линиями. Это несколько усложняет производство, но не радикально. Каждая половинка хранит 6 уровней заряда (условно 2,5 бита), а их совместная параллельная обработка даёт 36 комбинаций, которые можно свести к необходимым 32 состояниям для записи 5 бит.

Технология основана на модификации собственной разработки SK hynix — 4D NAND 2.0. Распределение уровней между двумя частями ячейки расширяет рабочий динамический диапазон, что, по утверждению компании, ускоряет операции чтения/записи и повышает надёжность по сравнению с традиционным PLC, где слишком близкие уровни напряжения ухудшают характеристики.

SK hynix заявляет, что уже обладает рабочими образцами такой памяти и изучает возможность её массового производства. Аналогичными исследованиями занимаются и другие лидеры рынка: Samsung, Micron, Kioxia и Western Digital (Sandisk). Интересно, что сама идея разделения ячеек не нова. Например, Kioxia (Toshiba) ранее обвиняла тайваньскую Macronix в краже технологии Twin BiCS Flash, которая, в свою очередь, унаследовала её от немецкой Qimonda (Infineon). Таким образом, идее уже несколько десятилетий, и её звёздный час в эпоху PLC может быть уже близок.