Особенности конструкции и изготовления силовых МОП-транзисторов для космической электроники

Электронные приборы и системы, работающие в космическом пространстве, подвергаются непрерывному воздействию дестабилизирующих излучений (ДИ): протонов, электронов и тяжёлых ионов. Радиоактивное облучение этих систем создаёт серьёзные проблемы в бортовой электронике, составной частью которой являются мощные МОП-транзисторы с изолированным затвором (MOSFET – Metal-Oxide Semiconductor Field-Effect Transistor), используемые в качестве основных ключевых элементов в электронных преобразовательных системах, включая системы бортового питания. Основными преимуществами мощных МОПтранзисторов по сравнению с другими ключевыми элементами являются высокое быстродействие, а также низкие сопротивление в открытом состоянии и потребляемая мощность в цепи управления [1].

Можно выделить два основных класса радиационных эффектов, которые могут произойти в мощных МОП-транзисторах во время или после воздействия ДИ (см. табл.):

1. Эффекты накопленной дозы (TID effects).
2. Эффекты, вызванные воздействием одиночных ионизирующих частиц (SEE – Single Event Effects) – высокоэнергетических тяжёлых ионов и протонов (ТЗЧ – тяжёлых заряженных частиц).

Эффекты накопленной дозы связаны с ионизацией вещества излучением, т.е. с образованием под действием ДИ свободных носителей заряда [2], захват которых на ловушках в объёме облучаемого материала может привести к накоплению заряда в различных областях приборных структур (как правило, это различные диэлектрические слои) и вызвать деградацию параметров транзисторов. Кроме того, вследствие ионизационных эффектов в активных и пассивных областях транзисторов могут возникать импульсы ионизационных токов, которые могут привести к различным эффектам как обратимого (импульсные сигналы помех на выводах транзисторов), так и необратимого характера (вторичный пробой, пробой подзатворного диэлектрика).

Воздействие одиночных ионизирующих частиц (ОИЧ) приводит как к ионизации вещества вдоль трека одиночной частицы, так и к эффектам смещения из-за прямого взаимодействия с атомом материала транзисторов и выбивания его из узла решётки при сообщении ему некоторой энергии, а также вторичного взаимодействия выбитого атома с соседними (при этом может иметь место каскад атомных соударений, сопровождающийхся вторичными смещениями атомов), что также может приводить к ионизации вещества. В результате воздействия ОИЧ на мощный МОП-транзистор может произойти катастрофический отказ, вызванный перегоранием транзистора (SEB – Single Event Burnout) или пробоем подзатворного диэлектрика (SEGR – Single Event Gate Rupture) [3]. Чтобы избежать отказов мощных МОП-транзисторов, вызванных воздействием ОИЧ, проводится оценка их устойчивости к данным воздействиям путём соответствующих испытаний, например согласно методу 1080 стандарта MIL-STD-750 [4]. При этом данная оценка может носить приблизительный характер ввиду сложного реального энергетического спектра космического пространства.

Создание современных мощных МОП-транзисторов, менее чувствительных к ДИ космического пространства, сочетает в себе как технологические, так и конструктивные методы повышения стойкости, а также моделирование влияния дестабилизирующих излучений на этапе разработки технологии производства и конструкции транзисторов с помощью модуля моделирования воздействия ТЗЧ, встроенного в программу двухмерного технологического и приборного моделирования TCAD Synopsys.

К технологическим методам относятся как разработка специализированных техпроцессов изготовления транзисторов, так и улучшение радиационных свойств слоёв и материалов, входящих в их конструкцию. В настоящее время это технология «кремний на карбиде кремния», специализированные операции создания диэлектрических слоёв и, в особенности, подзатворного ди-электрика и т.п. К конструктивным способам повышения стойкости относятся использование специальных корпусов, методов локальной защиты и т.п.

Целью данной статьи является обсуждение особенностей технологических процессов производства и конструкции мощных МОП-транзисторов космической силовой электроники, большинство из которых используется в транзисторах как 4-го, так и 5-го и 7-го поколений, разработанных компанией «СКТБ „Микроника“» совместно с ООО «Тандем Электроника» (г. Воронеж, официальный представитель СКТБ «Микроника» в РФ) [5].

Повышение стойкости к накопленной дозе

В большинстве случаев эффекты накопления заряда в мощных МОП-транзисто рах проявляются в постепенном ухудшении его электрических параметров из-за увеличения заряда в подзатворном диэлектрике, что приводит к изменению порогового напряжения и увеличению токов утечки транзистора.

Для всех типов технологий мощных МОП-транзисторов ключевыми моментами техпроцесса, увеличивающими стойкость к накопленной дозе, являются:

• уменьшение толщины подзатворного оксида t_OX . Сдвиг порогового напряжения в результате накопления заряда в окисле и на границе раздела «оксид кремния – кремний» составляет t_OX^1,5~1,8 для оксидов, используемых в коммерческих технологиях, причём для пирогенного окисла сдвиг, обусловленный накоплением заряда в окисле, в 1,5…2 раза меньше, чем для окисла, выращенного в сухом кислороде [6];
• уменьшение температуры отжига в атмосфере азота подзатворного оксида кремния, которая должна быть не более +850…+875°С [7] с целью предотвращения создания дополнительных ловушек заряда, а также уменьшение температуры и времени высокотемпературных обработок после создания подзатворного диэлектрика;
• использование альтернативного подзатворного диэлектрика: пере-окисленного азотированного оксида (RNO – Reoxidized Nitrided Oxide) [8] или оксида гафния [9, 10].

Повышение стойкости к SEGR

Для создания мощного МОП-транзистора, устойчивого к эффекту пробоя подзатворного диэлектрика при воздействии ТЗЧ, необходимо выполнение следующего условия: падение напряжения на подзатворном ди-электрике вдоль ионизационного трека ТЗЧ должно быть меньше критического напряжения V_{gs_кр} (измеряется в В), определяемого по формуле Titus-Wheatley [11] для диэлектрика из SiO₂, при условии воздействия ТЗЧ перпендикулярно поверхности подзатворного окисла:

где EBD – напряжённость электрического поля, В/см; t_OX – толщина подзатворного окисла, см; Z – атомный номер ТЗЧ.

Зависимость критического напряжения V_{gs_кр} от атомного номера ТЗЧ для разной толщины подзатворного окисла, рассчитанная с использованием выражения (1), представлена на рисунке 1 [11].

Когда ТЗЧ пересекает эпитаксиальный слой в JFET-области (между областями P-базы (см. рис. 2)) планарного вертикального МОП-транзистора (VDMOS – Vertical Diffusion Metal Oxide Seniconductor), созданный ею ионизированный трек шунтирует JFET-область и тем самым подсоединяет границу раздела «подзатворный диэлектрик – эпитаксиальный слой» к более высокому напряжению стока V_COUPLED (см. рис. 3).

Электрическое поле, вызванное этим напряжением, суммируется с уже имеющимся, что при превышении предела для используемого диэлектрика приведёт к его пробою.

Эмпирическая зависимость напряжения V_COUPLED от линейной потери энергии (ЛПЭ, LET – Linear energy transfer) ТЗЧ для мощного МОП-транзистора с эпитаксиальным слоем толщиной 7 мкм и глубиной Р-базы 2 мкм (см. рис. 4) представлена в работе [12]. Утверждается, что данная зависимость будет определяться шириной (расстоянием между P-базами) и уровнем легирования JFET-области, глубиной и концентрацией примеси в базе, параметрами эпитаксиальной структуры.

Одним из первых способов увеличения стойкости мощных МОП-транзисторов к SEGR является использование полосковой структуры затвора (Strip Cell) вместо сотовой (гексагональной, квадратной и пр.) [13] и оптимизация ширины JFET-области транзистора в сторону уменьшения. Причём преимущества полосковой структуры наиболее проявляются для напряжений сток – исток выше 40 В, при которых зависимость критического напряжения на затворе от напряжения на стоке стремится к насыщению, тогда как для сотовой структуры затвора характер этой зависимости не изменяется.

Для МОП-транзисторов с большой длиной затвора уменьшить вероятность наступления SEGR-отказа позволяет удаление (вырезание) центральной части затвора, которая не участвует в работе транзистора (см. рис. 5) [14]. Причём для области подзатворного диэлектрика, над которой удалён затвор, по данным работы [14], критическое напряжение увеличивается, например с 17 до 27 В. Следует отметить, что данный способ усложняет технологический процесс, так как требует защиты открытой части подзатворного окисла от нежелательных воздействий технологического процесса.

В мощных МОП-транзисторах с канавочной структурой увеличение устойчивости к SEGR достигается за счёт использования толстого окисла на дне канавки, причём граница этого окисла должна быть как можно ближе к границе P-базы (см. рис. 6).

Существенное улучшение стойкости к SEGR достигается в горизонтальных мощных МОП-транзисторах на КНИ-подложке (SOI LNDMOS-транзисторы), в которых ионизированный трек от воздействия ТЗЧ физически не может проходить через подзатворный ди-электрик и бо¢льшую часть стока транзистора. В такой структуре (см. рис. 7) STI-изоляция (Shallow Trench Isolation, изоляция мелкими канавками) играет роль дополнительного «экрана» и прерывает ионизированный трек от ТЗЧ, летящих под углом к поверхности подзатворного диэлектрика.

Транзисторы данного типа с рабочим напряжением 150 В, изготовленные по 0,35 мкм технологии, имеют на 10–15% большее значение сопротивления канала в открытом состоянии, чем классические вертикальные МОП-транзисторы, изготовленные по радиационно стойкой технологии, но в то же время они устойчивы к SEGR во всём рабочем диапазоне напряжений стока и затвора и у них на порядок меньше заряд затвора и время восстановления [15]. Основным недостатком данной структуры является снижение пробивного напряжения сток – исток от накопленной дозы по причине накопления заряда в скрытом окисле (BOX – Buried OXide ) и STI-изоляции. В связи с тем что, по данным работы [16], основной вклад в снижение пробивного напряжения вносит накопление заряда в скрытом окисле, использование SiC-подложки N-типа вместо SOI-структуры значительно увеличивает стойкость LNDMOS-транзисторов к TID.

Повышение стойкости к SEB

Известно, что стойкость к SEB для МОП-транзисторов определяется их устойчивостью к вторичному про-бою [17], который происходит при включении паразитного NPN-транзистора (N-сток – P-база – N-исток). Когда транзистор находится в нормальном закрытом состоянии, при напряжении, превышающем напряжение вторичного пробоя, ток, образующийся вследствие рассасывания зарядов ионизированного трека после воздействия ТЗЧ, может быть достаточным для включения паразитного NPN-транзистора и тем самым перевода транзистора из нормально закрытого состояния в состояние вторичного пробоя и его выгорания. Вторичный пробой хорошо моделируется программой TCAD Synopsys, в связи с чем значительно упрощается разработка технологического процесса и конструкции МОП-транзистора, устойчивого к SEB.

К основным практическим и экспериментально подтверждённым приёмам, увеличивающим напряжение вторичного пробоя мощных вертикальных МОП-транзисторов для космической электроники, относятся:

• уменьшение паразитного сопротивления Р-базы посредством создания глубокого P⁺-слоя в области контакта к базе и P⁺⁺-слоя под областью N⁺ истока (см. рис. 8);
• выращивание N⁺-буферного эпитаксиального слоя между низкоомной подложкой и приборным N-эпитаксиальным слоем (см. рис. 8) [17, 18];
• оптимизация топологии N⁺ -истоковых областей.

Если уменьшение паразитного сопротивления Р-базы широко используется для коммерческих приборов с целью увеличения их стойкости к лавинному пробою, то применение N⁺-буферного эпитаксиального слоя позволяет дополнительно существенно увеличить напряжение вторичного пробоя. Из рисунка 9 видно, что для ячейки 600 В планарного МОП-транзистора использование N⁺-буферного эпитаксиального слоя увеличивает напряжение вторичного пробоя с 320 до 550 В.

Примечание: I_d – ток стока, V_d – напряжение стока

Следует отметить, что толщина и концентрация примеси в N⁺-буферном эпитаксиальном слое зависят от рабочего напряжения транзистора. По результатам моделирования исследованной ячейки 600 В МОП-транзистора с увеличением толщины (Т) N⁺-буферного эпитаксиального слоя напряжение вторичного лавинного пробоя увеличивается и стремится к насыщению (см. рис. 10): при условии T1<T2=2×T1<T3=3×T1<T4=4×T1   напряжение вторичного пробоя составляет 430, 520, 545, 555 и 565 В соответственно.

Примечание: I_d – ток стока, V_d – напряжение стока

Зависимость напряжения вторичного лавинного пробоя от удельного сопротивления (R) N⁺-буферного эпитаксиального слоя имеет максимум, что видно из анализа данных, представленных на рисунке 11: максимальное напряжение 520 В получено для условия 1,25×R1.

Примечание: I_d – ток стока, V_d – напряжение стока

Оптимизация топологии и техпроцесса формирования N⁺-истоковых областей также предназначена для снижения влияния паразитного NPN-транзистора за счёт уменьшения паразитного сопротивления Р-базы и эффективности коллектора паразитного транзистора. Она обычно включает в себя формирование шунтов между областями контакта с Р-базой и областью Р-базы под затвором (см. рис. 12), а также уменьшение дозы легирования N⁺-истоков [18].

Следует отметить, что все описанные методы, в том числе использование N⁺-буферного эпитаксиального слоя, увеличивают сопротивление транзистора в открытом состоянии, поэтому разработчики приборов всегда вынуждены находить компромисс между требуемым уровнем стойкости к SEB, электрическими параметрами и площадью кристалла.

Заключение

Рассмотренные ключевые приёмы, используемые в технологии изготовления и в конструкции мощных МОП-транзисторов, позволяют повысить их стойкость к воздействию ДИ космического пространства. Применение моделирования воздействия ТЗЧ на критические области транзистора на этапе его разработки с помощью специального программного модуля, встроенного в TCAD Synopsys, позволяет существенно сократить цикл разработки изделия.

Литература

1. Силовые полупроводниковые приборы. / Пер. с англ. под ред. В.В. Токарева. – Воронеж: Элист, 1995.
2. Schwank J. Total Dose Effects in MOS Devices // Radiation Effects – From Particles to Payloads. IEEE NSREC Short Course. 2002.
3. Titus J.L., Wheatley C.F. Experimental studies of single event gate rupture and burnout in vertical power MOSFETs. IEEE Trans. Nucl. Sci. Apr. 1996. V. 43.
4. Method 1080.1. Single-Event Burnout and Single-Event Gate Rupture, Defense Logistics Agency (DLA) Land and Maritime MIL-STD-750F. Jan. 3. 2012.
5. Сайт ООО «Тандем Электроника»: http://te.vrn.ru/index.html
6. Schwank J.R., Shaneyfelt M.R., Fleetwood D.M., Felix J.A., Dodd P.E., Paillet P., Ferlet-Cavrois V. Radiation effects in MOS oxides // IEEE Trans. Nucl. Sci. Aug. 2008. V. 55. № 4.
7. Таперо К.И., Улимов В.Н., Членов А.М. Радиационные эффекты в кремниевых интегральных схемах космического применения. – М.: Лаборатория знаний, 2012.
8. Lucovsky G., Fleetwood D.M., Lee S. et al. Differences between charge trapping states in irradiated nano-crystalline HfO and non-crystalline Hf silicates // IEEE Trans. Nucl. Sci. Dec. 2006, V. 53. № 6.
9. Manchanda L., Weber G.R., Kim Y.O., Feldman L.C. et al. A new method to fabricate thin oxynitride/oxide gate dielectric for deep submicron devices // Microelectron. Eng., Aug. 1993. V. 22. № 1–4.
10. Dunn G.L., Wyatt P.W. Reoxidized nitrided oxide for radiationhardened MOS devices // IEEE Trans. Nucl. Sci. Dec. 1989, V. 36. № 6.
11. Titus J.L., Wheatley C.F., Tyne K.M. et al. Effect of ion energy upon dielectric breakdown of the capacitor response in vertical power MOSFETs // IEEE Trans. Nucl. Sci. Dec. 1998. V. 45. № 6.
12. Wheatley C.F., Titus J.L., Burton D.I. Single-event gate rupture in vertical power MOSFETs: An original empirical expression // IEEE Trans. Nucl. Sci. Dec. 1994, V. 41. № 6.
13. Savage M.W., Burton D.I., Wheatley C.F., Titus J.L., Gillberg J.E. An improved stripe-cell SEGR hardened power MOSFET technology // IEEE Transactions on Nuclear Science. Dec. 2001. V. 48. № 6.
14. Allenspach M., Dachs C., Johnson G.H. et al. SEGR and SEB in N-Channel Power MOSFETs // IEEE Transactions on Nuclear Science. Dec. 1996. V. 43. № 6.
15. Shea P.M., Shen Z.J. Numerical and Experimental Investigation of Single Event Effects in SOI Lateral Power MOSFETs // IEEE Trans. Nucl. Sci., Dec. 2011. V. 58. № 6.
16. Ali K.B., Gammon P.M., Chan C.W. et al. Single event effects and total ionising dose in 600V Si-on-SiC LDMOS transistors for rad-hard space applications // Solid-State Device Research Conference (ESSDERC). 2017 47th European.
17. Liu S., Boden M., Girdhar D.A., Titus J.L. Single-event burnout and avalanche characteristics of power DMOSFETs // IEEE Trans. Nucl. Sci. Dec. 2006. V. 53. № 6.
18. Liu S., Titus J.L., Boden M. Effect of Buffer Layer on Single-Event Burnout of Power DMOSFETs // IEEE Trans. Nucl. Sci., Dec. 2007. V54. № 6.