Практический курс сквозного проектирования цифровых устройств на основе ПЛИС фирмы Xilinx (часть 8)

В восьмой части курса основное внимание уделяется применению временных и топологических ограничений в проектах, реализуемых на базе ПЛИС фирмы Xilinx с архитектурой CPLD и FPGA. Представлен формат выражений типичных временных и топологических ограничений. Кратко рассмотрены методы формирования файлов временных и топологических ограничений в САПР серии Xilinx ISE.