Практический курс сквозного проектирования цифровых устройств на основе ПЛИС фирмы Xilinx (часть 7)

Седьмая часть курса знакомит с различными способами подготовки модуля описания тестовых воздействий, необходимого для функционального и временного моделирования разрабатываемого устройства. Рассматривается механизм использования временных и топологических ограничений в проектах, реализуемых на базе ПЛИС фирмы Xilinx с архитектурой CPLD и FPGA. Приведён синтаксис выражений типичных временных и топологических ограничений. Описаны различные способы подготовки модуля временных и топологических ограничений в САПР серии Xilinx ISE.