Данная статья представляет собой обзор материалов, посвящённых тестированию плат и устройств по интерфейсу JTAG. В первой части статьи приводилось описание технологии граничного сканирования и было показано её место в «жизни» разрабатываемого изделия. В этой части статьи начато рассмотрение команд тестирования, выдаваемых по интерфейсу JTAG, и структуры BSDL-файла.
Если вам понравился материал, кликните значок
— вы поможете нам узнать, каким статьям и новостям следует отдавать предпочтение. Если вы хотите обсудить материал —не стесняйтесь оставлять свои комментарии
: возможно, они будут полезны другим нашим читателям!