ЖУРНАЛ СТА №1/2022

заметить, что значения вносимых IL и перекрёстных ICR помех при модели- ровании сигналов NRZ (канал на объ- единительной плате предыдущих вер- сий стандарта) на частоте 28 ГГц состав- ляют 60 дБ. Однако преимущество новой сиг- нальной структуры PAM4 обходится до- рого: запас помехоустойчивости для PAM4-кодирования снижается на 9,5 дБ (33%). Это усугубляет неблагоприятное воздействие отражённого сигнала и шу- мов от источника питания. FEC И КОД Г РЕЯ Несмотря на то что в интерфейсе PCIe 6.0 удвоена скорость передачи данных за счёт использования PAM4- кодирования, пониженное соотноше- ние сигнал/шум (SNR – signal-to-noise- ratio) делает его более восприимчивым к помехам по сравнению с кодировани- ем NRZ, способствует высокой частоте битовых ошибок и может привести к сбоям в работе системы или снижению производительности. Метод восстанов- ления целостности сигнала в стандарте PCIe 6.0 – упреждающая коррекция ошибок FEC (forward-error-correction) – предусматривает отправление избыточ- ных данных вместе с полезными при условии, что частота ошибок ниже определённого порогового значения. Циклическая проверка избыточности (CRC – cyclic redundancy check) выпол- няется для обнаружения и исправления битовых ошибок, если CRC обнаружи- вает ошибки после FEC, запускается механизм повторной проверки. Также в качестве повышения помехо- устойчивости сигнала в PCIe 6.0 приме- няется двоичный циклический код (код Грея). Код Грея оперирует самым стар- шим битом (MSB –most significant bit) и самым младшим битом (LSB – least significant bit) таким образом, чтобы ошибка, вызванная электрическими помехами, приводила максимум к ошибке в одном разряде (рис. 4). Предыдущие поколения PCIe под- держивали режим экономичного энер- гопотребления за счёт динамическо- го изменения ширины канала. PCIe 6.0 вводит режим экономии энергопо- требления L0p (Low Power State), кото- рый позволяет изменять потребляе- мую мощность пропорционально про- пускной способности без прерывания трафика. В спецификации PCIe 6.0 предусмот- рено кодирование на основе блока управления потоком FLIT (Flow Control Unit) для обеспечения меньшей ве- личины задержки, связанной с приме- нением алгоритмов FEC и CRC. Таким образом, добавление вышеуказанных механизмов самокоррекции в PCIe 6.0 не должно существенно увеличивать за- держку (латентность) по сравнению с версией PCIe 5.0. Рабочая группа PCI-SIG доказала, что для PCIe 6.0 её уровень не превы- шает 10 нс (рис. 5). Л ИНЕЙНОСТЬ Для метода PAM4 характерен так на- зываемый эффект нелинейности, хоро- шо видимый на глаз-диаграмме (рис. 6). В левой части приведена идеальная ли- нейность, для которой высоты разделе- ния уровней одинаковы. Интервал ОБ ЗОРЫ СТА 1/2022 32 www.cta.ru Передача сигнала Приём сигнала Пакеты уровня транзакций Полезная нагрузка канального уровня Формирование циклической проверки избыточности Упреждающая коррекция ошибок Контроль коррекции ошибок Шифрование TX предварительное кодирование Преобразование Грея Формирование ступеней напряжения PAM4 Дешифрование RX предварительное кодирование Преобразование Грея Преобразование ступеней напряжения в двоичный код Уровень FLIT (ширина канала) Пакеты уровня транзакций Полезная нагрузка канального уровня Формирование циклической проверки избыточности Упреждающая коррекция ошибок Контроль коррекции ошибок Уровень FLIT (ширина канала) Условные обозначения: – new to PCIe 6.0 (X1 Link) (X16 Link) Задержка (нс) при кодировании 128b/130b и скорости передачи данных 32 ГТ/с Задержка (нс) в режиме FLIT и скорости передачи данных 64 ГТ/с Накопление задержки (нс) Объём данных Объём пакета Задержка (нс) при кодировании 128b/130b и скорости передачи данных 32 ГТ/с Задержка (нс) в режиме FLIT и скорости передачи данных 64 ГТ/с Накопление задержки (нс) Объём данных Объём пакета Рис. 4. Добавление FEC и кода Грея в PAM4-кодирование Рис. 5. Сравнение задержки для 1 линии контакта и 16 линий